VLSI / SoC CAD Design Lab

 

  • 研究領域包括數位/類比IC混合訊號SoC,實驗室首任務為提升大學部學生學習動機與興趣,並且提升研究生的晶片設計能力,以及執行政府與業界委託之研究計畫。

  • 本實驗室成立於民國82年,位於義守大學電機資訊學院大樓一樓,透過教育部及本校之經費補助得以成立並每年不斷快速成長,於民國86∼89通過教育部VLSI超大型積體電路教育改進計劃之經費補助,便開始建立及添購VLSI設計相關之核心及課程的軟硬體設備,再加上教育部教學改善計畫,增添IC設計軟硬體設備。
  • 為了吸引更多學生可以一起參與VLSI相關課程,我們希望藉由超大型積體電路與系統設計教育改進計畫,來充實改進校內積體電路設計研究環境及實作管道,我們也希望藉由積體電路跟系統設計相關之核心課程及專題課程之開設,來加強學生對積體電路晶片設計的知識,並提升學生實作經驗來達到培育積體電路設計之人才,促進我國積體電路工業設計之水準。

實驗室簡介